困难尚存

不过，这些优点不是免费就能得到的。60GHz通信涉及到系统、电路和装置等层面的诸多重大挑战—这些难题可以解释为什么这个波段长期以来尚未被充分利用。不过，设计师们只要利用某个层面 现有的功能来缓解另一个层面面临的要求，就能逐步克服这些障碍。

首先是60GHz电波传播本身面临的难题。与任何电磁信号一样，透过每平方米的瓦特数量随离发射器距离的平方而相应减少。除此之外，天线尺寸与波长成正比，所以有效面积（以及所能捕获的功率）与波长的平方直接成正比（因而与频率平方成反比）。因而，在60 GHz下传播的信号传输到接收天线时与在6GHz下传播相比，前者所剩的功率只有后者的1%。更为糟糕的是，60GHz射线还可能被实心物体所阻挡。

一些可能的解决方案就是让传输功率非常高，并且使用自适应阵列天线，经由间接传输路线，通过反射和折射把信号发送给目标。不过，更好的办法是依赖大量的收发器。如果办公室里安置了足够多的收发器—甚至在办公室工作的人身上都戴有收发器，任何两个设备就始终能直接或者通过第三个节点与对方进行通信。

想让这个策略切实可行，收发器就要做到成本够低、尺寸够小、功耗够低，以便使用一节小小电池就能工作很长时间。由于工作频率增加了10倍，这些要求更难得到满足（晶体管的运行速度得到了提高，但增幅没这么大），因而需要设计方面的重大改进。另外，晶体管之间的连接线存在电阻、电容和感应，这些往往会降低工作于这种频率的器件性能。而且处理Gbps级速率数据所需的高速、高分辨率的模数转换器和数模转换器是名副其实的能耗大户。

这些问题有多严重，就要看到底使用哪一种集成电路技术。用硅锗材料制成的双极晶体管提供了高速率; 厂商有了这项技术，有可能制造出直接放到芯片上的高质量无源器件（如感应器），从而简化设计、提升性能。IBM声称研制的60GHz硅锗收发器可提供1 Gbps的数据速率，传输距离可达到8米。但由于需要多个收发器、模数转换器和数模转换器以及更加复杂的信号处理器件，硅锗技术的成本高得惊人。

CMOS芯片的成本却低得多，但晶体管的较低速率以及无源器件的较差质量使得电路设计异常困难。不过，半导体产业的历史从来不乏产品最初用双极技术制成、后来很快被CMOS技术取代的例子，这表明60GHz CMOS芯片最终有望胜出。

设计师在制造能在60GHz频谱下处理射频信号各种操作的CMOS电路方面显然遇到了重大的技术障碍。许多这些操作依赖分差法（heterodyning）: 即电路混合两个不同频率的信号，获得包括和频（sum frequency）与差频（difference frequency）两部分的输出信号。比方说，标准的调幅发射器将利用在高得多的无线电频率（比如1000 kHz）下工作的振荡器的输出信号，对所要传播的频率较低的音频信号（比如1 kHz）进行放大。这两个频率的差与和（999 kHz与1001 kHz）比射频振荡器的频率只低了一点和只高了一点。这就是为什么说原始音频信号被“向上变频”至射频信号。这种调幅传播信号的接收器通常会使用类似的振荡器，把射频信号“向下变频”至原来的音频信号，使用了同样的分差法原理。

如果数据在60GHz下高速传输，要实现这种操作面临重重困难。举例来说，振荡器就必须生成相位正好相差90度的两个60GHz输出信号。这是因为最后出来的调制信号通过正弦波和余弦波结合而成。要生成及路由传播这两个相位，还要保持相差90度，这在60GHz下很难做到。

另外，控制60GHz振荡器的精确频率很棘手，因为它的速度太快了，以至无法直接测量，所以晶体控制频率标准局限于100 MHz左右。60GHz信号必须先传送到分频器电路，大大降低频率（比如降低600倍）。之后才可以对输出信号与频率标准进行比较，表明振荡速率是否快于或者慢于预期速率，从而进行相应校正。这个办法很简单，可是晶体管在速率方面的限制使得很难制造出可在60GHz下工作的这类分频器电路。

幸好，还有一个办法可以解决这一难题，比如改而使用40 GHz振荡器让接收器正常工作。第一步是混合40GHz振荡器的输出信号与接收到的60GHz信号。这步操作把信号向下变频至差频: 20GHz。如果其余步骤对信号进行向下变频，接收器的电路不需要集成独立的20GHz振荡器; 它只要使用与40GHz振荡器连接的除二分频器的输出即可。因为工作于40GHz而不是60GHz，这种分频器实现起来相对容易。另外，在40GHz下而不是在60GHz下传输芯片内的信号也问题不大。让设计师很高兴的是，传输路径可采用与接收器操作相反顺序的流程，从而避免使用60GHz振荡器和分频器。也就是说，所要传输的数据流先向上变频至20GHz，然后再提升到60GHz。

使用40GHz作为振荡器频率只是规避60GHz引起的部分棘手问题的方法之一。IBM的收发器采用了稍有不同的方法: 它集成了后面跟有三倍频器的17GHz振荡器来获得51GHz，比目标频率即60GHz大约低8.5GHz。因而，51GHz可用于把接收到的信号向下变频至8.5GHz。而与17GHz振荡器连接的除二分频器生成向下变频的第二个阶段所需的8.5GHz。

虽然这种设计不再需要60GHz振荡器了，但仍要求低噪声放大器和下变频器。这些电路通常使用芯片上的无源器件（如感应器或者传输线路）来克服晶体管在速率方面的限制。遗憾的是，这种无源器件所占的空间比较大，通常迫使它们的安放位置相隔很远，而长长的互连件导致了很大的寄生电阻、电容和感应。为了缓解这个问题，设计师可以把用来构建这些无源器件的感应环路嵌套起来，从而缩短器件之间的连接（参见图2《感应器设计技巧》）。

更大的一个问题是，如何制造出能够为天线提供强大功率的发射器电路。如果在数Gbps的数据速率下在10米的范围内进行传输，势必需要几十毫瓦的功率。功率放大器执行的这项任务需要庞大的晶体管，而这种晶体管的速度通常很慢。好消息是，即将问世的新一代CMOS芯片有望胜任在60GHz下提供这么大功率的任务，这种芯片的栅极长度只有45纳米。

但这还不是问题的全部，因为馈送给芯片上天线的功率不是全部传播出去。芯片下方仅10微米处的硅基会吸收（从而浪费）一部分功率，所以这类天线发射出去的功率只有获得功率的四分之一到一半。

也许更多的研究工作会带来更加节能的天线。与此同时，工程师们可以借助于在这些微小波长下工作的芯片外天线。另一种成本较低的解决办法就是，集成数量足够多的收发器和芯片上天线，补偿被硅基损耗的功率。未来的研究成果会告诉我们60GHz无线技术是否能够借助于这种效率相当低的解决办法。

普及尚待时日

设计师需要相当的时间才能掌握上述所有的新技术，因为我们用来模拟电路的模型无法轻松处理60GHz信号。如今的晶体管模型在构建时，所有电容和电阻似乎都来自到处连接的小型电容器和电阻器，但实际上在这些晶体管里面相当多的地方都存在电容和电阻。所以，用这种方式把全部器件堆在一起会失去这些高频率下表现最明显的一些重要效应。另外，无源器件和硅基之间的电磁相互作用很难通过基本的物理原理来进行计算。由于这些原因，为晶体管建模必须依赖对器件工作特性的理论知识以及大批的试验测量（这进而有助于完善模型）。

业界憧憬的远景是，我们能够解决这些问题; 再过5到10年后，我们家里和办公室的所有电子设备都能够进行无线通信。线缆将会步无线电天线的后尘。假设麻省理工学院的工程师们最终能够完善这一设计思想: 使用磁耦合谐振器对电池实现无线充电，我们也有望摆脱那些烦人的电源线。只有等到那个时候，我们才进入到了自由无线时代。（乐天编译）